ارائه ،طراحی و شبیه سازی تکنیکهای مختلف کاهش تلفات توان در مدارات دیجیتال vlsi cmos

هدف اصلی از این پایان نامه پیدا کردن راه حل جدیدی برای کاهش تلفات در مدارات cmos vlsi می باشد . بطور ویژه تمرکز بر ما بر کاهش تلفات نشتی است . اگر چه تلفات توان نشتی در تکنولوژی 18 نانومتر و بالاتر ناچیز است با این حال در تکنولوژی زیر 65 نانو متر مقدار آن قابل صرف نظر نیست و تقریبا با تلفات توان دینامیکی برابری می کند .در این پایان نامه یک ساختار جدید مداری جهت کاهش تلفات توان نشتی ارایه گردیده است . این ساختار تحت عنوان mtscstack نامگذاری شده اشت. این تکنیک یک ساختار ترکیبی از سه تکنیک شناخته شده mtcmos ، sccmos و forced stack می باشد. تکنیک mtcmosتوان نشتی مدار را با قطع تغذیه بواسطه استفاده ازترانزیستورهای با ولتاژ آستانه بالا فقط در حالت استراحت مدار کاهش می دهد . از طرفی حالت منطقی مدار در خلال مد استراحت مدار از دست می رود . تکنیک sccmos توان نشتی مدار را با قطع تغذیه بواسطه استفاده ازترانزیستورهای با ولتاژ آستانه پایین ولی با اعمال ولتاژ منفی به گیت آنها فقط در حالت استراحت مدار کاهش می دهد . اما مشابه با تکنیک mtcmos حالت منطقی مدار در خلال مد استراحت مدار از دست می رود . تکنیک forced stack توان نشتی مدار را فقط در مد فعال با استفاده از ترانزیستورهای پشته ای(stack شده) بواسطه اثر stack کاهش می دهد. اثر stack یا بایاس خود معکوس پدیده ای است که جریان نشتی به سبب خاموش شدن 2 یا تعداد بیشتر ترانزیستورهای سری شده با همدیگر کاهش می یابد . تکنیک ترانزیستورهای پشته شده از وابستگی جریان زیر آستانه (isub) به ولتاژ ترمینال سورس (vs) ترانزیستور بهره می گیرد . بدین معنا که در صورت افزایش ولتاژ سورس ترانزیستور، جریان زیرآستانه بصورت نمایی کاهش می یابد.تکنیک mtscstack می تواند توان نشتی مدار را هم در مد فعال و هم در مد استراحت کاهش دهد . در مد فعال به کمک شبکه stack و در مد استراحت با استفاده ازترانزیستورهای با ولتاژ آستانه بالا واعمال ولتاژ منفی به گیت ترانزیستور ایزوله npn توان نشتی مدار کاهش می دهد . برای حفظ حالت منطقی مدار در مد standby با استفاده از ترانزیستورهای نگه دارنده موازی شده با ترانزیستورهای ایزوله از حالت امپدانس بالای مدار جلوگیری می شود . از طرف دیگر مقاومت ناشی از ترانزیستورهای ایزوله به علت موازی شدن با ترانزیستورهای نگه دارنده کاهش می یابد و به تبع آن تاخیر مدار کاهش می یابد در نتیجه سرعت بهبود می یابد.